Improving the Power-Delay Product in SCL Circuits Using Source Follower Output Stage
Tajalli, Armin; Gurkaynak, Frank K.; Leblebici, Yusuf; Alioto, Massimo; Brauer, Elizabeth J.
2008

Files

Résumé

This article explores the effect of using source follower buffers (SFB) at the output of source coupled logic (SCL) circuits. This technique can help to improve the power-delay product (PDP) in an SCL gate by a factor close to two. The proposed approach has been applied to improve the PDP in sub-threshold SCL circuits that have been developed for ultralow power applications. Designed in conventional digital 0.18um CMOS technology, the proposed SCL gate utilizing SFB at the output achieves a PDP of 0.5fJ/fF/gate while the gate draws 10nA from a 0.6V supply voltage.

Détails

Titre Improving the Power-Delay Product in SCL Circuits Using Source Follower Output Stage
Auteur(s) Tajalli, Armin ; Gurkaynak, Frank K. ; Leblebici, Yusuf ; Alioto, Massimo ; Brauer, Elizabeth J.
Publié dans Proceedings of the International Symposum on Circuits and Systems (ISCAS)
Pages 145-148
Présenté à International Symposum on Circuits and Systems (ISCAS), Seattle, Washington, USA, May 18-21
Date 2008
Editeur Seattle, Washington, USA, IEEE
Mots-clés (libres)
DOI https://doi.org/10.1109/ISCAS.2008.4541375
Autres identifiant(s) Afficher la publication dans Web of Science
Laboratoires LSM
Le document apparaît dans Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice 2008-03-07

PDF