Fault-Tolerant Logic Gates with Neuromorphic CMOS Circuits
2005
Détails
Titre
Fault-Tolerant Logic Gates with Neuromorphic CMOS Circuits
Auteur(s)
Joye, Neil ; Schmid, Alexandre ; Asai, Tetsuya ; Leblebici, Yusuf
Publié dans
Proceedings of the Ninth International Conference on Cognitive and Neural Systems (ICCNS '05)
Volume
II
Numéro
29
Présenté à
Ninth International Conference on Cognitive and Neural Systems, Boston, Massachusetts, USA, May 18-21
Date
2005
Laboratoires
LSM
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice
2005-12-06