Single-Electron Circuit for Inhibitory Spiking Neural Network with Fault-Tolerant Architecture
2005
Détails
Titre
Single-Electron Circuit for Inhibitory Spiking Neural Network with Fault-Tolerant Architecture
Auteur(s)
Oya, Takahide ; Schmid, Alexandre ; Asai, Tetsuya ; Leblebici, Yusuf ; Amemiya, Yoshihito
Publié dans
proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS’05)
Volume
3
Pages
2535-2538
Présenté à
IEEE International Symposium on Circuits and Systems ISCAS’05, Kobe, Japan, May 23-26
Date
2005
Laboratoires
LSM
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice
2005-11-21