Multi-Chip Implementation of a High-Speed Sorting Engine Based on Rank-Ordering
2004
Fichiers
Détails
Titre
Multi-Chip Implementation of a High-Speed Sorting Engine Based on Rank-Ordering
Auteur(s)
Kalkan, O. ; Hanay, M. S. ; Hatirnaz, I. ; Leblebici, Y.
Publié dans
The 2004 47th Midwest Symposium on Circuits and Systems, 2004. MWSCAS '04
Volume
2
Pages
257-260
Présenté à
IEEE International Midwest Symposium on Circuit and Systems MWSCAS 2004, Hiroshima, Japan, July 2004
Date
2004
Laboratoires
LSM
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Papiers de conférence
Travail produit à l'EPFL
Publié
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice
2005-08-30