Advanced CMOS Circuits for Multi-Gb/s Links and 3D I/O Based on Through Silicon Via Technology
2014
Fichiers
Détails
Titre
Advanced CMOS Circuits for Multi-Gb/s Links and 3D I/O Based on Through Silicon Via Technology
Auteur(s)
Cevrero, Alessandro
Directeur(s)
Date
2014
Editeur
Lausanne, EPFL
Mots-clés (libres)
capactive-DAC; CMOS-postprocessing; chip-multiprocessor (CMP); cross-DFE (XDFE); cross-CTLE (XCTLE); Cu electroplating; continuous-time linear equalizer (CTLE); deep reactive ion etching (DRIE); decision-feedback equalizer (DFE); delayed decision-feedback sequence estimator (DDFSE); Ethernet; far-end-crosstalk (FEXT) cancellation; low-density parity-check (LDPC) decoder; maximum-likelihood-sequence estimator (MLSE); single ended I/O; SOI-CMOS; source-synchronous link; switched-capacitor (SC) DFE; through silicon via (TSV); 3D integration; 60 GHz wireless communication; 10GBASE-T
Langue
Anglais
Autres identifiant(s)
urn: urn:nbn:ch:bel-epfl-thesis6112-1
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Production scientifique et compétences > I&C - Faculté Informatique & Communications > IINFCOM > LAP - Laboratoire d'architecture de processeurs
Production scientifique et compétences > Thèses EPFL
Travail produit à l'EPFL
Publié
Thèses
Production scientifique et compétences > I&C - Faculté Informatique & Communications > IINFCOM > LAP - Laboratoire d'architecture de processeurs
Production scientifique et compétences > Thèses EPFL
Travail produit à l'EPFL
Publié
Thèses
Date de création de la notice
2014-05-12