Enhanced Wafer Matching Heuristics for 3-D ICs
2012
Fichiers
Détails
Titre
Enhanced Wafer Matching Heuristics for 3-D ICs
Auteur(s)
Pavlidis, Vasileios ; Xu, Hu ; De Micheli, Giovanni
Publié dans
Proceedings of the IEEE 17th European Test Symposium
Pagination
1
Série
Proceedings of the European Test Symposium
Pages
178
Présenté à
IEEE 17th European Test Symposium, Annecy, France, May 28- June 1, 2012
Date
2012
Editeur
New York, Ieee
ISBN
978-1-4673-0697-3
Autres identifiant(s)
Afficher la publication dans Web of Science
Laboratoires
LSI1
Le document apparaît dans
Production scientifique et compétences > I&C - Faculté Informatique & Communications > IINFCOM > LSI1 - Laboratoire des systèmes intégrés 1 (STI/IC)
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Publications validées par des pairs
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice
2012-07-20