Modeling study of capacitance and gate current in strained HighK-Metal gate technology
2010
Détails
Titre
Modeling study of capacitance and gate current in strained HighK-Metal gate technology
Auteur(s)
Garetto, Davide ; Rideau, Denis ; Dornel, Erwan ; Clark, William F. ; Tavernier, Clement ; Leblebici, Yusuf ; Schmid, Alexandre ; Jaouen, Hervé
Présenté à
13th International Nanotech Conference, 2010
Date
2010
Editeur
NSTI
Laboratoires
LSM
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Papiers de conférence
Travail produit à l'EPFL
Publié
Papiers de conférence
Travail produit à l'EPFL
Publié
Date de création de la notice
2011-10-31