Optimal Logic Architecture and Supply Voltage Selection Method to Reduce the Impact of the Threshold Voltage Variation on the Timing
2011
Détails
Titre
Optimal Logic Architecture and Supply Voltage Selection Method to Reduce the Impact of the Threshold Voltage Variation on the Timing
Auteur(s)
Kheradmand Boroujeni, Bahman ; Piguet, Christian ; Leblebici, Yusuf
Publié dans
Journal of Low Power Electronics
Volume
7
Numéro
2
Pages
285-293
Date
2011
Mots-clés (libres)
Le document apparaît dans
Production scientifique et compétences > STI - Faculté des sciences et techniques de l'ingénieur > IEM - Institute of Electrical and Micro Engineering > LSM - Laboratoire de systèmes microélectroniques
Production scientifique et compétences > I&C - Faculté Informatique & Communications > IINFCOM > LAP - Laboratoire d'architecture de processeurs
Publications validées par des pairs
Travail produit à l'EPFL
Articles de journaux
Publié
Production scientifique et compétences > I&C - Faculté Informatique & Communications > IINFCOM > LAP - Laboratoire d'architecture de processeurs
Publications validées par des pairs
Travail produit à l'EPFL
Articles de journaux
Publié
Date de création de la notice
2011-09-04